Labai svarbu užtikrinti elektroninio dizaino teisingumą, nes aparatinės įrangos trūkumai yra nuolatiniai po gamybos ir gali pakenkti programinės įrangos patikimumui arba kibernetinių fizinių sistemų saugumui. Patvirtinimas yra svarbiausias skaitmeninės grandinės inžinerijos aspektas, o FPGA ir IC/ASIC projektuose šiam procesui skiriama atitinkamai 40 % ir 60 % savo laiko. Nors testavimo metodus, tokius kaip nukreiptas arba suvaržytas atsitiktinis testavimas, lengva įgyvendinti, jie iš esmės nėra baigtiniai ir negali užtikrinti, kad nebūtų kritinių klaidų. Oficialus patikrinimas, ypač modelio tikrinimas, pašalina šiuos apribojimus matematiškai patvirtindamas, ar dizainas atitinka jo specifikacijas visais įmanomais vykdymo būdais. Tačiau tokie metodai, kaip BDD ir SAT sprendėjai, tebėra daug skaičiuojami ir sunkiai pritaikomi sudėtingoms grandinėms. Inžinieriai dažnai pasikliauja riboto modelio tikrinimu, kad sumažintų skaičiavimo poreikius, o tai aukoja visuotinį teisingumą ilgesniais laikotarpiais.
Formalus patikrinimas vystėsi dešimtmečius, o laiko logika vaidina pagrindinį vaidmenį aprašant sistemos elgesį. Remiantis tiesine laiko logika (LTL), SystemVerilog teiginiai yra plačiai naudojami saugumo ir gyvumo savybėms apibrėžti. Saugos savybės yra efektyviai patikrinamos naudojant BDD, o SAT pagrįsti metodai geriau pritaikyti riboto modelio tikrinimui, tačiau lieka neišsamūs, nepasiekiant nepraktiškai aukštų slenksčių. Pažangūs metodai, tokie kaip IC3 ir Craig Interpolation, pagerina neribotą saugos patikrinimą, o Emersono-Lei fiksuoto taško skaičiavimai ir k gyvumas išplečia gyvumo savybių patikrinimą. Patikrinti sistemas su sudėtinga aritmetika išlieka sudėtinga, dažnai reikalaujama aiškių būsenų abstrakcijų, indukcinių invariantų arba reitingavimo funkcijų. Iš pradžių sukurtos programinės įrangos užbaigimo analizei, reitingavimo funkcijos buvo apibendrintos aparatinės įrangos gyvumo patikrinimui, įtraukiant nelinijinius, dalimis apibrėžtus ir leksikografinius metodus, skirtus šiuolaikinės sistemos sudėtingumui spręsti.
Tyrėjai iš Birmingamo universiteto, „Amazon Web Services“ ir Londono Karalienės Marijos universiteto sukūrė mašininiu mokymusi pagrįstą techninės įrangos modelio tikrinimo metodą, integruojantį neuroninius tinklus ir simbolinius samprotavimus. Jų metodas naudoja neuroninius tinklus, kad pateiktų LTL specifikacijų įrodymo sertifikatus, parengtus iš atsitiktinai sugeneruotų sistemos vykdymų. Šis metodas garantuoja formalų teisingumą neribotais laiko horizontais, naudodamas patenkinimo sprendimą šiems sertifikatams patvirtinti. Eksperimentai rodo jo veiksmingumą ir pralenkia tiek akademinius, tiek komercinius modelių tikrintojus pagal greitį ir užduočių atlikimą įvairiose standartinėse aparatinės įrangos tikrinimo problemose, taip prisidedant prie geresnio sistemų projektavimo saugumo ir patikimumo.
LTL modelio patikra patikrina, ar visos galimos veiksmų sekos sistemoje (M) atitinka duotą LTL formulę (Phi), apibūdinančią norimas laiko savybes. Sistema (M) apima įvesties ir būsenos kintamuosius, o jos elgesį lemia perėjimo taisyklės. Norėdami tai patikrinti, (Phi) konvertuojamas į automato tipą, vadinamą Büchi automatu (A_Phi). Tikrinimas užtikrina, kad kombinuotoje sistemoje (M) ir automate (A_neg Phi) (atstovaujanti formulės neigimui) nėra galiojančių begalinių sekų. Neuronų reitingavimo funkcijos padeda įrodyti nutraukimą ir yra patvirtinamos naudojant SMT sprendimus.
Eksperimentinio vertinimo metu buvo išbandytos 194 tikrinimo užduotys, gautos iš 10 skirtingo sudėtingumo parametrizuotų techninės įrangos projektų. Buvo sukurtas prototipas neuroninio modelio tikrinimo įrankis, naudojant „Spot“ automatams generuoti, „Verilator“ duomenims generuoti, „PyTorch“ mokymui ir „Bitwuzla“ SMT sprendimui. Įrankis buvo lyginamas su pramonės lyderiais ABC, nuXmv ir anoniminiais įrankiais X ir Y. Jis atliko 93 % užduočių, pralenkdamas konkurentus pagal mastelį ir vykdymo laiką, nors išlieka tokie iššūkiai kaip vietiniai minimumai ir pailgintas SMT tikrinimo laikas. Nors paprastai jis buvo greitesnis, jis dėl papildomų išlaidų susidūrė su nereikšmingomis užduotimis, tokiomis kaip UARTt. Metodo apribojimai apima priklausomybę nuo žodžio lygio įvesties ir duomenų rinkinio šališkumo riziką.
Apibendrinant galima pasakyti, kad tyrime pristatomas modelio tikrinimo laiko logikos metodas, naudojant neuroninius tinklus kaip aparatinės įrangos patikrinimo įrodymo sertifikatus. Neuroniniai tinklai yra mokomi sintetinių sistemų vykdymo, panaudojant jų gebėjimą pateikti reitingavimo funkcijas, kad būtų galima sąžiningai užbaigti. Metodas sujungia mašininį mokymąsi ir simbolinį samprotavimą, patvirtindamas neuroninius sertifikatus su patenkinimo sprendikliais, užtikrindamas formalias garantijas. Taikant „SystemVerilog“ dizainą, jis lenkia naujausius įrankius savo masteliu. Nepaisant SMT sprendimo skaičiavimo poreikio, šis metodas yra veiksmingas naudojant paprastus perdavimo tinklus. Tai yra pirmasis sėkmingas neuroninių sertifikatų panaudojimas laiko logikai, sukuriant pagrindą tolesnei modelių patikros pažangai.
Patikrinkite į Popierius. Visi nuopelnai už šį tyrimą tenka šio projekto tyrėjams. Taip pat nepamirškite sekti mūsų Twitter ir prisijunk prie mūsų Telegramos kanalas ir LinkedIn group. Nepamirškite prisijungti prie mūsų 60k+ ML SubReddit.
🚨 Populiarumas: LG AI tyrimų išleidimas EXAONE 3.5: trys atvirojo kodo dvikalbiai AI lygio modeliai, teikiantys neprilygstamas instrukcijas ir ilgą konteksto supratimą, kad būtų pasaulinė lyderystė kuriant AI tobulumą….
Sana Hassan, „Marktechpost“ konsultacinė praktikantė ir „IIT Madras“ dviejų laipsnių studentė, aistringai taiko technologijas ir dirbtinį intelektą sprendžiant realaus pasaulio iššūkius. Labai domisi praktinių problemų sprendimu, jis atneša naują požiūrį į AI ir realaus gyvenimo sprendimų sankirtą.
🧵🧵 (Atsisiųsti) Didelių kalbų modelio pažeidžiamumo ataskaitos įvertinimas (reklamuojamas)
